Architektura komputerów

Transkrypt

1 Architektura komputerów PCI EXPRESS Rozwój technologii magistrali Architektura Komputerów 2 Architektura Komputerów

2 Przegląd wersji PCI Wersja PCI PCI 2.0 PCI 2.1/2.2 PCI 2.3 PCI-X 1.0 PCI-X 2.0 PCI-X 3.0 Maksymalna przepustowość bitowa Maksymalna częstotliwość taktowania (MHz) Maksymalna przepustowość (GB/s) 0,12 0,5 0,5 0,99 3,97 7,95 Slotów na mostek Napięcie (V) 5 5/3,3 3,3 3,3 3,3 / 1,5 Rok wprowadzenia / ,3 / 1, Architektura Komputerów 3 Charakterystyka magistrali PCI 32 lub 64 bitowa multipleksowana szyna danych i adresów magistrala równoległa częstotliwość taktowania 33MHz (127,2 MB/s) częstotliwość taktowania 66MHz (508 MB/s) karty 5V nie są już zgodne ze standardem PCI w wersji 2.3 mostek PCI-to-PCI = równoległa lub szeregową pracę PCI mostek może łączyć pojedyncze transfery w pakietowe. dwa rodzaje urządzeń - inicjujące i docelowe Plug&Play Architektura Komputerów 4 Architektura Komputerów

3 Złącza magistrali PCI PCI 64bit PCI 32bit Architektura Komputerów 5 Charakterystyka magistrali PCI-X pełna kompatybilność sprzętowa i programowa z PCI. PCI-X 1.0: 133 MHz, 0,99 GB/s, jedno złącze 3,3 V, 100MHz - 2 złącza, 66 MHz - cztery złącza PCI-X 2.0: 2 x 133 MHz = 1,99 GB/s; 4 x 133 MHz = 3,97 GB/s. napięcie 3,3 V lub 1,5 V rozpoznawanie błędów i korekcję strumieni danych wg procedury ECC mechanizm powiadamiania o ID urządzenia (device ID messaging) PCI-X 3.0 w fazie opracowania funkcje zarządzania energią jednoczesny (izochroniczny) przesył danych nadmiarowe drogi przesyłu 1066 M transferów na sekundę = 7,95 GB/s. transakcje split = nadajnik przeprowadza kolejne transmisje danych do innych urządzeń przed otrzymaniem odpowiedzi od adresata Architektura Komputerów 6 Architektura Komputerów

4 Konsorcjum PCI-SIG Intel AMD Microsoft Dell Hewlett Packard Wady magistrali PCI Nie jest skalowalna Wąskie gardło np. dla: Ethernet 10GB Ultra-SCSI 320 Transfer równoległy Architektura Komputerów 7 Architektura PCI Express Struktura warstwowa warstwa oprogramowania warstwa transakcyjna warstwa łącza danych warstwa fizyczna Kompatybilność z modelem adresowania PCI PCI plug-and-play Power Management Architektura Komputerów 8 Architektura Komputerów

5 Warstwa oprogramowania KOMPATYBILNOŚĆ PRZEDE WSZYSTKIM Wszystkie systemy operacyjne mogą współpracować z PCI Express bez szczególnego dostosowania. Rozszerzenie Configuration Space, do 4096 bajtów na blok funkcjonalny (PCI b) Do zaimplementowania PCI Express w komputerze z aktualnym systemem operacyjnym nie są potrzebne nowe lub dostosowane sterowniki. Wszystkie zmodyfikowane procesy magistrali PCI Express mają wpływ wyłącznie na warstwy: fizyczną, łącza danych i transakcyjną. Architektura Komputerów 9 Warstwa transakcyjna Warstwa transakcyjna przetwarza żądania zapisu i odczytu, a także żądania zdarzeń specjalnych. Protokół credit based flow control - wysłanie pakietu danych tylko gdy w miejscu przeznaczenia jest wolny bufor. Transakcje z potwierdzeniem typu split Zapewnienie kompatybilności PCI/PCI-X Rozpoznawanie błędów Inteligentna kontrola przepływu - podział pakietów danych na grupy według określonych klas ruchu. Cztery sposoby adresowania: pamięć, I/O, konfiguracja i powiadamianie z różnymi trybami transferu (odczyty i zapisy) Architektura Komputerów 10 Architektura Komputerów

6 Warstwa łącza danych Przygotowanie pakietów danych z warstwy transakcyjnej - do przesłania przez warstwę fizyczną i odwrotnie Rozpoznawanie błędów i powtarzanie transferu danych Niektóre funkcje zarządzania łączem: potwierdzanie przyjęcia pakietów z warstwy transakcyjnej, raportowanie statusu inicjalizacji i zarządzania energią oraz przekazywanie informacji potrzebnych do kontroli przepływu danych. Bloki danych przesyłane są punkt-punkt. Pakiety danych dają się rozdzielać na kilka dołączonych urządzeń Na początku bloku numer sekwencyjny pakietu do jednoznacznej identyfikacji pojedynczego procesu przesyłu, na końcu CRC Architektura Komputerów 11 Warstwa łącza danych Architektura Komputerów 12 Architektura Komputerów

7 Warstwa fizyczna PCI Express opiera się na szeregowym połączeniu punktpunkt. Najprostsze połączenie między odbiornikiem a nadajnikiem składa się z dwóch jednokierunkowych, zasilanych różnicowo par przewodów niskonapięciowych bez składowej stałej, zwanych lane (linia). Zapobiega to przenikaniu sygnału do sąsiadujących linii sygnałowych. Architektura Komputerów 13 Warstwa fizyczna Warstwa fizyczna steruje przepływem danych przez poszczególne przewody szeregowe magistrali. Przed każdym przekazem nadajnik i odbiornik kodują dane według procedury 8B/10B. Przy częstotliwości podstawowej 2,5 GHz magistrala PCI Express uzyskuje maksymalną szybkość transmisji 2,5 Gb/s na kierunek i parę przewodów, co odpowiada 2 Gb/s danych użytecznych. Planowane jest podwyższenie częstotliwości do 10 GHz; w ten sposób osiągnięta zostanie maksymalna możliwa do uzyskania szybkość transmisji w przewodach miedzianych - 10 Gb/s. Architektura Komputerów 14 Architektura Komputerów

8 Warstwa fizyczna Magistrala PCI Express umożliwia, poprzez dodawanie linii, elastyczne, liniowe skalowanie potrzebnej szerokości pasma. Warstwa fizyczna architektury PCI Express obsługuje linie o szerokości lx, 2x, 4x, 8x, 16x i 32x. Dane do przesłania rozdzielane są na poszczególne linie i kodowane według procedury 8B/10B. W ten sposób magistrala 32-liniowa uzyskuje maksymalny transfer 9,31 GB na kierunek. W trakcie inicjalizacji nadajnik i odbiornik synchronizują szerokość linii i częstotliwość przesyłu. Nie wpływa to na warstwę systemu operacyjnego ani oprogramowania i gwarantuje w ten sposób pełną kompatybilność ze standardami PCI. Architektura Komputerów 15 Kodowanie 8B/10B Schemat kodowania opracowany przez IBM. Ta szeregowa technika kodowania przekształca informacje użyteczne o długości ośmiu bitów na bloki danych o długości dziesięciu bitów. W tym strumieniu danych poprzez odpowiednio nawzajem po sobie następujące zmiany bitów zawarte są informacje taktujące, za pomocą których synchronizują się stacje przesyłowe. Nie potrzeba dodatkowych sygnałów wstęgi bocznej do kontroli przepływu danych. Wadą kodowania 8B/10B jest zmniejszenie o 20 procent efektywnej szybkości transmisji. Architektura Komputerów 16 Architektura Komputerów

9 Warstwa fizyczna Dziel i koduj - gdy port wyśle dane przez kilka linii, warstwa fizyczna rozdziela bajty na poszczególne linie w określonej kolejności i koduje je. Architektura Komputerów 17 Złącza PCI Express Architektura Komputerów 18 Architektura Komputerów

10 Złącza PCI Express x8 x4 x1 x8 x16 Architektura Komputerów 19 Architektura PC do 2004 po 2004 Architektura Komputerów 20 Architektura Komputerów

11 PCI Express w serwerze Za pomocą odpowiedniej karty typu raiser można zastosować PCI Express również na gęsto upakowanych płytach serwerów Architektura Komputerów 21 Express Card Architektura Komputerów 22 Architektura Komputerów

12 Podsumowanie Podstawowe zalety magistrali PCI Express: skalowalność, kompatybilność programowa z PCI uniwersalność zastosowań Transfer podstawowy 2,5 Gb na kierunek. może być stosowana jako łącze układ-układ PCI Express nie nadaje się na magistralę procesora lub pamięci Intel planuje kolejne rozwinięcie PCI EAS do zastosowań w łączności sieciowej. Nniskie koszty ze względu na małą liczbę fizycznych połączeń. Architektura Komputerów 23 Podsumowanie Serial ATA oferuje prostszy, bardziej efektywny sposób obsługi danych od równoległego standardu ATA. Serial ATA-I oferuje dokładnie tę samą szybkość, co Ultra ATA/133 Kable są wąskie i zwarte = większy porządek wewnątrz obudowy, lepsza cyrkulacja powietrza. Wszystkie obecnie dostępne kontrolery podłączane są przez szynę PCI, która ogranicza maksymalny transfer do około 100 MB/s Wciąż zbyt drogi. Silna konkurencja Serial SCSI (SSCSI). Architektura Komputerów 24 Architektura Komputerów